加入我们

岗位职责：

1. 负责硬件电路设计、PCB 布局及调试工作。
2. 主导 DDR 内存接口设计与信号完整性分析。
3. 完成硬件系统测试方案制定与问题排查。
4. 编写技术文档并参与产品全生命周期开发。
5. 主导消费电子/工业级产品的硬件架构设计。

岗位要求：

1. 电子工程相关专业本科以上学历。
2. 5 年以上产品设计、开发及制造工作经验，熟悉 DDR4/5 规范。
3. 熟练掌握硬件原理图及逻辑开发工具。
4. 熟练使用 Cadence/PADS 等 EDA 工具及示波器等测试仪器。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位职责：

1. 负责嵌入式 Linux 系统开发与维护，完成驱动模块开发及性能优化。
2. 负责指定功能模块的软件设计、开发、调试与自测。
3. 对存储器件进行系统评测和性能分析。
4. 为存储器客户提供技术支持（包括售前推广、客户器件导入、现场支持和售后支持）。
5. 与销售/市场一起拓展现有业务，同时探索存储器相关新业务。
6. 配合销售跟踪客户项目进度，掌握客户实际需求并反馈给公司内部。
7. 完成上级交代分配的其他任务。

岗位要求：

1. 全日制本科及以上学历，计算机/电子工程相关专业。
2. 具备 2 年以上嵌入式软件开发经验，拥有控制器底层软件开发经验者优先。
3. 精通 C 语言，熟悉 Linux 驱动开发和 Linux 内核。
4. 具备一定硬件基础，能看懂产品电子原理图。
5. 具备机顶盒、无人机、智能手表、蓝牙音响、门禁产品开发经验者优先。
6. 熟悉示波器、万用表、信号发生器、频谱仪等仪器。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位职责：

1. 为存储器客户提供技术支持（包括售前推广、客户器件导入、现场支持和售后支持）。
2. 对存储器件进行系统评测和性能分析。
3. 支持客户 SI/PI 测试，通过协议分析仪分析客户问题。
4. 负责客户技术培训和技术研讨会。
5. 与销售/市场一起拓展现有业务，同时探索存储器相关新业务。
6. 配合销售跟踪客户项目进度，掌握客户实际需求并反馈给公司内部。
7. 完成上级交代分配的其他任务。

岗位要求：

1. 硕士及以上学历，有 3 年以上工作经验或相关实习项目经验，电子工程或半导体相关专业。
2. 具备存储控制器研发（eMMC/UFS/SD 驱动）、单片机、软件开发经验。
3. 对 SoC 的 NAND（SLC/SPI）/eMMC/UFS 接口及协议有经验者优先。
4. 对存储固件 FTL 层常见功能（如 GC、WL）有经验者优先。
5. 对客户/SoC 错误 Log 有分析经验者优先。
6. 有示波器、协议分析仪等测试设备操作经验者优先。

技能资质：

1. 具备基本 PC 使用技能，如 Windows、Office、Outlook 操作。
2. 熟悉 eMMC/UFS 协议及架构，能在 eMMC/UFS 系统层面发生错误时定位并 Debug 根因。
3. 具有嵌入式平台 C/C++/C# 编程开发经验者优先（维护 AQ 测试软件、开发 FA 等工具）。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位职责：

1. 根据芯片产品需求进行顶层及子电路指标划分。
2. 根据芯片及模块性能指标，制定芯片仿真策略及方案，完成电路设计、验证及性能评估。
3. 对高频、高速及高精度模拟电路进行设计优化。
4. 指导版图设计工程师进行版图设计。
5. 协同芯片测试工程师制定测试方案，进行芯片测试，并对芯片质量问题进行分析定位并给出解决方案。
6. 配合 FAE 进行芯片客户试用。

岗位要求：

1. 本科及以上学历，微电子学、半导体或相关专业。
2. 至少 5 年以上相关工作经验。
3. 具备模拟电路/数字电路知识，了解半导体物理、半导体器件知识。
4. 熟练掌握 Cadence 等电路设计软件，熟悉版图设计。
5. 工作认真负责，能适应高压环境下工作。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位职责：

1. 负责存储产品（如 SSD、DRAM 模组、嵌入式存储芯片等）的系统架构设计，结合 NAND Flash 或 DRAM 颗粒特性进行硬件拓扑与固件算法顶层规划。
2. 制定产品技术路线图，主导关键元器件选型（主控、颗粒、PCB），进行设计可行性评估及竞争力分析。
3. 管理团队，制定项目开发计划，监控原理图设计、PCB Layout、底层驱动开发、系统集成等关键节点执行情况。
4. 负责部门人才梯队建设，包括技术培训、绩效考核及流程规范制定。
5. 组织解决调试过程中的信号完整性（SI）、电源完整性（PI）、时序收敛等技术难题。
6. 优化存储产品坏块管理、垃圾回收、磨损均衡等核心算法，解决量产阶段良率瓶颈及可靠性问题。

岗位要求：

1. 全日制本科及以上学历，985、211 大学，硕士或博士优先；微电子、电子工程、计算机、通信工程等相关专业。
2. 具备 5 年以上 SLC、MLC、TLC、NAND 底层研发管理经验及技术背景。
3. 有带领团队成功研发 SLC、MLC、NAND，并完成晶圆流片经验者优先。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位要求：

1. 本科以上学历，制造、计算机或市场相关专业。
2. 具备 3 年以上销售经验，有存储产品销售经验者优先。
3. 熟悉安防监控、网络通讯、智能家电、教育电子、汽车电子等行业者优先。
4. 有大客户服务经验者优先。
5. 具有较强的市场开拓能力和项目销售能力，有独立开发客户与项目组织能力者为佳。
6. 具有良好的沟通表达能力，较好的引导和感染能力。
7. 优秀的自我学习能力，具有较强的共赢意识和团队合作精神。
8. 薪资结构为无责底薪 + 营业额线性提成，上不封顶。
9. 薪资面议。

行业要求：

电子/半导体/集成电路、电子商务、计算机硬件、计算机软件

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位职责：

1. 主导3D NAND（含Floating Gate / Charge Trap架构）存储单元的器件物理仿真（TCAD）与参数优化，负责器件结构设计及相关特性参数的模拟与仿真建模；
2. 制定与调校存储单元的编程/擦除（Program/Erase）窗口、阈值电压（Vth）分布控制策略，分析工艺波动对器件特性的影响，优化器件性能；
3. 负责NAND Flash存储器件的可靠性验证与分析，深入探究高温数据保持（Data Retention）、读/写干扰（Read/Program Disturb）及循环擦写寿命（Endurance）退化等失效机理；
4. 作为设计部门与晶圆厂（Fab）之间的技术桥梁，共同制定存储阵列版图设计规则（Layout Rule）与DRC检查标准，推动器件性能与工艺良率的最优平衡。

岗位要求：

1. 微电子/物理/材料科学等相关专业硕士及以上学历，5年以上Flash器件开发或制程整合经验；
2. 具备3D NAND或2D 1Xnm/2Xnm NAND存储单元特性调校与数据分析经验较佳；
3. 精通TCAD仿真工具（Sentaurus/Silvaco），熟练使用Agilent/Keysight晶圆级电性测试设备；
4. 熟练掌握Python/Matlab等数据分析工具，具备良好的英文文献阅读能力。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位职责：

1. 负责设计18V~24V高压电荷泵（Charge Pump）、低漏电电压调节器（LDO/Regulator）及高压开关矩阵（HV Switch Matrix），为存储阵列的擦除与编程操作提供稳定高压供电轨；
2. 负责字线驱动（Wordline Driver）、位线敏感放大器（BL Sense Amplifier）及页缓冲器（Page Buffer）的电路实现与优化；
3. 针对2D NAND存储阵列（32/64 Cells per String）进行寄生电容提取、IR Drop分析及开路/短路故障仿真；
4. 协同版图（Layout）工程师完成高压电路区域及阵列边界的版图实现，重点防护闩锁效应、天线效应及高压器件结击穿问题。

岗位要求：

1. 微电子/电子工程相关专业硕士及以上学历，3年以上存储器/功率/高压模拟电路设计经验；
2. 精通HSPICE/Cadence Spectre仿真工具，熟练使用Calibre/Assura进行物理验证与寄生参数提取；
3. 具备NAND/NOR/DRAM存储芯片流片（Tape-out）并成功量产经验优先；
4. 熟悉高压工艺平台（BCD/HV-CMOS）下的器件特性与设计规则，具备电荷泵效率优化经验者优先。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位职责：

1. 负责设计符合ONFI或Toggle DDR规范的PHY与数字接口控制器，支持VCCQ 1.2V/1.8V多电压域I/O时序适配；
2. 开发芯片内部指令解码器（Command Decoder）、闪存主状态机及精准时序控制电路的RTL设计；
3. 执行RTL编码、逻辑综合（Synthesis）、静态时序分析（STA）及前仿真功能验证，确保设计满足流片签核标准。

岗位要求：

1. 微电子/集成电路设计相关专业硕士及以上学历，精通Verilog/SystemVerilog；
2. 具备ONFI/Toggle DDR接口IP设计经验，熟悉高速I/O时序优化与时序收敛；
3. 熟悉低功耗设计流程（UPF/CPF），具备数模混合信号（AMS）仿真验证经验；
4. 熟悉Synopsys/Cadence主流EDA工具链（VCS/DC/PrimeTime/Formality）者优先。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位职责：

1. 主导设计增量步进脉冲编程算法（ISPP）及读回验证机制（Verify Scheme），优化NAND Cell的编程分布窗口与数据保持/耐久性；
2. 开发芯片量产阶段的Trimming（参数微调）策略，设计eFuse/OTP ROM烧录规范，精准校正参考电压、偏置电压及读出放大器失调偏差；
3. 设计底层坏块管理（BBM）策略、磨损均衡（Wear Leveling）逻辑及坏块标记规范；
4. 与测试工程师协作开发ATE测试向量（Pattern），深度参与晶圆探针测试（CP）与最终测试（FT）全流程，通过大数据分析定位失效机理，推动良率持续提升。

岗位要求：

1. 微电子/物理/电子工程等相关专业硕士及以上学历，具备存储器产品特性表征（Characterization）经验；
2. 精通C/C++进行底层算法建模，熟练使用Python/Pandas进行大规模测试数据分析；
3. 熟悉主流ATE测试平台（Advantest V93000/Teradyne J750等），能独立编写测试Pattern并进行Shmoo图分析为佳；
4. 具备LDPC软信息采集、Read Retry表优化经验者优先。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位职责：

1. 编写芯片内部ROM Code/Microcode，主导上电时序初始化（Power-on Sequence）、参数修调（Trimming）加载及高压时序控制逻辑的开发；
2. 负责Linux/RTOS系统下MTD驱动层的开发与维护，提供主控端（Host Controller）调用的标准化软件接口；
3. 深度参与FPGA原型验证及流片后的芯片Bring-up调试，协同硬件团队完成底层信号时序调优。

岗位要求：

1. 计算机/微电子/自动化相关专业硕士及以上学历，精通C语言及ARM/RISC-V汇编指令集；
2. 具备扎实的嵌入式系统开发背景，深度理解ARM Cortex或RISC-V内核架构；
3. 深刻理解NAND Flash底层物理特性（写入/擦除/读取时序及协议），了解ONFI/Toggle规范；
4. 熟悉FTL算法（磨损均衡、坏块管理、垃圾回收）者优先。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位职责：

1. 良率数据分析与改进: 收集、整理和分析内存芯片(如DRAM、NAND Flash等)生产过程中的良率数据。通过统计方法和工具(如SPC、DOE等)，识别影响良率之关键工艺因素，提出改善建议。
2. 失效工艺根因分析： 使用故障树分析(FTA)、物理失效分析等手段，定位内存芯片制造过程中出现的工艺根源。 针对不同类型的失效，制定具体的解决策略，并跟踪改进效果。
3. 跨部门协作： 与工艺工程、质量团队紧密合作，推动良率提升项目。 协助制定并实施新的测试规范和质量控制标准，确保产品质量符合要求。
4. 流程优化与自动化： 开发或优化Yield Analysis的工具和方法，提高分析效率。 推动数据分析的自动化，提升数据处理效率和能力。
5. 报告与总结： 定期编写良率分析报告，向管理层汇报关键问题和改进进展。 总结经验教训，优化Yield Analysis流程，为后续项目提供参考。

岗位要求：

1. 本科及以上学历，电子工程、半导体物理、材料科学等相关专业优先。
2. 3年以上半导体制造或内存芯片领域的Yield Analysis经验。 熟悉内存芯片的制造流程(如 光刻lithography, 蚀刻etch, 沉积deposition等)和测试技术。
3. 技能要求: 精通统计分析工具(如SPC、DOE)及数据分析方法，具备扎实的数据建模能力。 熟悉半导体制造设备和工艺，能够快速定位关键问题。 具备良好的英语沟通能力，能阅读技术文档并撰写英文报告。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位职责：

1. 测试方案与程序开发： 负责NAND Flash芯片在CP与FT阶段的ATE测试方案制定，独立开发与维护测试程式（Test Program），覆盖存储芯片的功能验证、参数特性测试及应力测试（横向/纵向干扰、高低温测试等）；
2. DFT与冗余修补算法实现： 协同数字设计团队评估与优化DFT（可测性设计）方案，开发存储芯片冗余（Redundancy）修补分析程序及Fuse烧录程式，确保初始坏块（Initial Bad Block）的正确标记与修补策略落地；
3. 测试硬件设计与管理： 负责测试接口硬件（Load Board、Probe Card、DSA/DIB）的电路设计、仿真审查及外包制作管理；
4. 测试效率优化：通过多站点并行测试（Multi-site Testing）优化、测试流程精简及程序调优，持续缩短测试时间（Test Time），降低量产测试成本；
5. 量产导入与外包厂对接： 负责将测试程式转移至合作封测厂（OSAT），引导外包厂顺利完成量产上线、机台校准及测试稳定性验证，确保量产顺利爬坡。

岗位要求：

1. 硕士及以上学历（或本科具备5年以上经验），微电子、电子工程、自动化等相关专业；
2. 3~5年以上存储芯片（NAND Flash优先，NOR/EEPROM亦可）ATE测试开发经验；
3. 熟练操作主流ATE测试平台（如Advantest T5800系列/T5833/T5851 / V93000，或Teradyne Magnum/Nextest）；
4. 精通C/C++及脚本语言（Python/Perl），具备测试程式开发与调试能力；
5. 深刻理解NAND Flash物理特性、写入/擦除/读取原理及基本失效模式；
6. 初创团队适应力强，具备良好的跨公司(对外包厂)沟通协调能力。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位职责：

1. 产品生命周期管理与良率提升：负责NAND Flash产品从研发到量产的工程管理，建立产品量产良率监控系统，分析CP/FT测试数据，识别并推动解决系统性良率问题；
2. 晶圆厂（Foundry）技术对接：作为公司与晶圆厂的技术接口，审查晶圆厂提供的WAT（电性参数）报告，当良率异常时与中芯/力积电的PIE（制程整合工程师）进行数据交叉比对，追溯制程异常根因；
3. 失效分析（FA）主导：主导客退（RMA）或内部测试失效芯片的物理与电性失效分析，协调封测厂或第三方实验室（如EMMI、OBIRCH、SEM、TEM等）完成根因定位，推动设计或工艺层面的改善闭环；
4. 生产流程管控：制定产品生产规范（Control Plan）、包装标准，审核代工厂与封测厂的工程变更（ECN/PCN）；
5. 成本与工程样品管理：管理工程样品（Engineering Samples）的测试与发放，协同团队评估晶圆重工或报废决策；
6. 客户技术支持：处理成品相关的客诉问题，通过技术分析与实验验证确定根因，推动问题闭环管理，监控并持续提升产品质量。

岗位要求：

1. 本科及以上学历，微电子、电子工程、材料、物理等相关专业；
2. 5年以上半导体产品工程（PE）经验，其中至少2~3年直接对接晶圆厂经验，具备存储芯片（NAND/NOR/DRAM）产品经验者优先；
3. 熟练使用JMP、Spotfire或Yield Explorer等数据分析软件，具备大数据统计分析能力；
4. 具备WAT参数（Vth、Id、R、C等）解读能力，熟悉存储芯片位元映射图（Bit Map）分析方法；
5. 熟悉半导体制造工艺（40nm/28nm/24nm/19nm及3D制程为佳），了解芯片封装及SMT相关流程；
6. 具备良好的沟通协调能力与项目管理能力，能够在设计公司、晶圆厂、封测厂之间推动跨组织协作。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位职责：

1. 全面负责公司品质部管理工作，搭建Fabless存储芯片专属质量管理体系与可靠性管控体系。
2. 全权负责ISO9001体系年审、内审、管理评审、外部审核对接、不符合项闭环、体系文件更新。
3. 主导头部客户审厂、重大质量质询、重大可靠性风险评审与整改。
4. 统筹产品的可靠性报告模板体系标准化、版本管控、差异化规则制定。
5. 统筹品质团队能力建设，规范研发、产品、品质三方协作流程。
6. 审批对外输出的所有质量文件、可靠性报告、审厂资料。

岗位要求：

1. 本科及以上学历，微电子、电子工程相关专业。
2. 5年以上半导体行业质量管理工作经验，其中3年以上团队管理经验。
3. 精通ISO9001、IATF16949等质量管理体系，熟悉存储芯片全流程质量管控。
4. 具备头部客户审厂对接经验，熟悉车规/工业级产品可靠性标准。
5. 优秀的跨部门沟通与客户应对能力。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位职责：

1. 1.可靠性体系建设与标准落地：负责公司存储芯片全生命周期可靠性验证体系的搭建与迭代。 精通HTOL、ELFR、ESD、HAST等可靠性测试物理意义、失效机理、JEDEC加速模型；根据工业级/车规标准制定存储芯片可靠性验证方案、抽样策略、判定标准；对可靠性测试数据进行寿命评估、合规分析，输出专业质量结论，搭建公司标准化可靠性质量体系。
2. 底层时序与参数风险评审：深入理解NAND/DRAM内部架构、存储单元特性、核心时序参数；独立审核研发Timing时序分析结果，识别高温/长期应力下时序漂移、读写异常、性能衰减等品质风险，输出质量约束与改善建议。
3. 测试方案评审与失效分析：精通CP/FT测试、ATE测试架构、Test Pattern测试向量原理；评审研发测试方案覆盖度、测试条件合理性；针对可靠性测试后复杂失效样品，精准判定失效模式、筛选缺陷类型，辅助研发定位根因、闭环质量问题。
4. 全权负责产品部提交的所有可靠性报告审核、修订、纠错、终审放行，统一多型号、多DC版本模板复用规范。
5. 全权应对客户所有可靠性、测试标准、质量机理相关质问与答疑。
6. 配合客户审厂，提供可靠性专业技术应答、数据溯源、风险说明。
7. 持续迭代可靠性模板库，沉淀芯片质量风险库、失效案例库。

岗位要求：

1. 本科及以上，微电子、半导体、电子工程相关专业；3年以上存储芯片行业可靠性质量经验。
2. 精通JEDEC、工业级/车规可靠性标准，熟练掌握HTOL、HAST、ESD、ELFR等核心项目。
3. 熟悉NAND/DRAM架构与时序原理、ATE/CP/FT测试逻辑，可独立开展可靠性风险评审。
4. 熟悉Fabless芯片质量管控模式，具备客户审厂与专业答疑能力。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。

岗位职责：

1. 承接所有客户质量自评表、审厂资料收集、填报、整理、提交。
2. 协助主管开展ISO体系内审、资料整理、台账更新、文件归档。
3. 建立可靠性报告台账、审厂台账、质量问题整改台账，保证资料100%可追溯。
4. 对接产品部收集各类产品基础资料，配合QE完成报告与审厂资料闭环。
5. 新条目跟进各类质量问题整改进度，推动闭环落地。

岗位要求：

1. 本科及以上学历，理工科专业优先。
2. 2年以上质量体系或文档管理相关工作经验，有ISO9001内审员证书优先。
3. 熟练使用Office办公软件，具备良好的文档编写与档案管理能力。
4. 工作细致，责任心强，具备良好的沟通协调能力。

工作时间：

大小周：大周周一至周五 9:00-12:00，14:00-18:00；小周周一至周六，周六 9:00-12:00，14:00-16:00。

福利待遇：

13薪、五险一金、定期体检、带薪年假、员工团建、节日福利、零食下午茶、季度生日会等。